TI(Texas Instruments)는 6월 15일, 서울 삼성동 무역센터에서 기자간담회를 열고, 새로운 동기식 MOSFET 하프 브리지 CSD86350Q5D 파워 블록(Power Block)을 소개했다. 이 제품은 경쟁 디바이스의 1/2 정도의 공간으로 25A 조건에서 90% 이상의 효율을 보여 주는 특징을 가지고 있다.

이 디바이스는 단일 패키지에 두 개의 NexFET MOSFET을 스택 형태로 통합해, 기존에 두 개의 MOSFET을 사용해 구현해야 했던 DC/DC 컨버터 블록 등을 특별한 외부 구성 요소 없이 구현할 수 있다는 장점을 가지고 있다. 또한 기존 MOSFET 두 개를 통합했음에도 패키지 크기는 기존의 크기를 유지하고 있으며, 기존 제품 대비 높은 효율도 가지고 있다.

이 디바이스는 기존 제품이나 경쟁 제품 대비 2% 가량 높은 효율 및 20% 낮은 전력 손실 특성을 가지고 있다. 25A 동작 조건에서 90% 이상의 전력 효율을 제공하고 최대 40A 환경에서 동작이 가능하며, 최대 1.5MHz의 스위칭 주파수를 가져 솔루션의 크기를 줄여 준다. 주로 통신 장비나 PC, 서버 등의 용도에서 고성능을 제공할 수 있다.

▲ TI코리아 한철 이사

제품 설명은 TI 코리아의 한철 이사가 진행했다 한 이사는 이 제품에 대해, 두 개의 MOSFET 을 단일 패키지로 통합해 효율과 제품의 크기 등에서 유리하며 성능도 높아, 시장 판도를 바꿀 수 있을 것으로 기대하고 있다고 소개했다. 특히 기대되는 활용 분야로는 통신 장비나 서버 등 고밀도가 필요한 환경을 꼽았다.

이번에 발표한 CSD86350Q5D 제품에 ‘파워 블록’ 이라는 명칭이 붙은 이유로는 ‘블록 구성’ 이 가능하기 때문이라고 소개했다. MOSFET 두 개를 하나의 패키지로 조합해, 특별한 외부 구성 요소 없이 DC/DC 컨버터 블록을 구성할 수 있기 때문이라는 것이다. 덕분에 최종 솔루션에서는 설계의 간편화와 소형화가 가능하게 된다.

각종 통신 장비나 서버들의 추세는 언제나 ‘고밀도’ 와 ‘소형화’ 다. 시스템이 진화할수록 크기는 줄고, 전원 밀도는 꾸준히 증가해 왔다. 하지만 이 추세를 이어가는 데 문제가 되는 것 중 하나가 물리적인 ‘열’ 의 처리 문제와, ‘크기’ 의 문제가 있었다. TI는 이 부분에 있어 ‘크기’ 는 통합 형태로 해결하고, ‘열’ 문제는 효율을 높이고 손실 에너지를 줄여 발열량 자체를 줄이면서 방출 효율을 높이기 위해 노력하고 있다.

▲ 소형, 고성능, 고효율을 모두 달성하는 MOSFET

전체적인 전력 효율적 측면에서 MOSFET은 어느 정도 인지가 가능한 정도의 영향을 보여 준다. 같은 조건에서 같은 컨트롤러를 사용해도, MOSFET의 차이만으로 분명한 효율 차이가 남을 확인할 수 있으며, 이 제품의 경우 싱글 채널 디바이스 두 개를 별도로 구성한 경우와 비교해 분명한 효율적 우위를 보여 주고 있다.

이 제품은 기존 TI의 싱글 채널 디바이스 두 개를 사용하여 구성한 같은 조건의 환경에서 약 2% 정도의 에너지 효율 개선을 보여 주는 것으로 소개되었다. 또한 싱글 패키지로의 구성 과정에서 최대한 저항을 줄인 디자인 덕분에 발열과 직결되는 전력 손실이 20% 가량 줄어들었다고 밝혔다.

패키지 사이즈 면에서도 이 제품은 통합된 단일 패키지라는 분명한 장점을 가지고 있다. 기존에 5*6mm 패키지 두 개를 사용해야 했던 데 반해, 이 제품은 같은 크기의 제품 하나로도 같은 기능을 구현할 수 있기 때문이다. 이 덕분에 MOSFET 한 개 분량의 면적과 함께 이를 구성하기 위한 회로 면적을 절감할 수 있고, 회로 설계를 간단히 만들어 준다.

▲ 차별화 전략은 ‘패키징’ 과 ‘공정’

기존 제품 대비 이 제품의 가장 큰 차별점은 ‘패키징’ 과 ‘공정’ 이다. 지금까지 여러 물리적 요인들로 인해 구현이 쉽지 않았던 것을, 개선된 공정과 패키징 방법을 통해 이루어 낸 셈이다. 기본적인 구조는 n채널 MOSFET 두 개를 스택 형태로 패키징한 것이며, 두 개의 층 사이를 구리 리드프레임을 사용해 와이어링을 최소화하며 통합했다.

TI는 이 제품에 사용된 기술들에 대해 ‘2세대’ 라는 표현을 사용했으며, 이 제품에 사용된 2세대 기술은 ‘실리콘’ 과 ‘패키징’ 으로 나뉜다. 그리고 실리콘적인 측면에서 봤을 때, 이 제품이 가진 장점은 ‘낮은 저항’ 이다. 리드프레임을 포함한 전반적인 제품에서의 저항이 기존에 비해 줄어들었으며, 와이어링을 최소화해 소스 인덕턴스(Inductance)도 최소화했다.

패키지 면에서는, 5*6mm 패키지 사이즈를 유지하면서 높은 효율을 통해 에너지 밀도를 높였다. 패키지 사이즈를 줄이는 데 가장 큰 문제였던 열 문제에 대해서는, 열 방출 효율을 높여 소형화를 가능하게 했다고 소개했다. 또한 통합을 통해 공간을 절약하고, 별도의 외부 솔루션 없이도 기능 구현이 가능하기 때문에 설계와 생산의 복잡성과 비용을 줄여 준다는 장점도 가지고 있다고 덧붙였다.

▲ NexFET은 독특한 구조를 가지고 있다.

한편, 현재 사용되는 MOSFET은 크게 세 가지 방식이 있다고 소개되었다. 먼저 1980년대에 상용화된 플래너(Planar) 방식이 있는데, 이 방식은 넓은 게이트 면적으로 인한 낮은 밀도라는 특징을 가지고 있다. 저항과 충전 특성은 중간 정도로 소개되었다. 비교적 큰 크기와 낮은 밀도는 현재 이 방식의 특징이자 단점이다.

1990년대에 상용화된 트렌치(Trench) 방식은 원통형 구성 형태를 가지고 있다. 게이트의 위치를 이동해서, 게이트 크기가 크고 큰 전류의 운용이 가능하며 채널 형성의 폭이 넓다는 특징을 가지고 있다. 초고밀도 특성을 가지고 있으며 저항은 작고, 충전 특성은 높다는 것도 이 방식이 가지는 특징이다.

현재 TI가 사용하는 넥스펫(NexFET) 방식은 앞선 두 방식의 장점을 모두 가지고 있으며, 고속 스위칭이 가능하다고 소개되었다. 스위칭 주파수가 높아지면 인덕터 사이즈를 줄일 수 있다는 장점이 있다. 또한 게이트 충전 특성과 저항이 낮아서 주파수를 높이기 수월하며, 현재 하이 파워 어플리케이션 용도에서 1.5MHz 수준이 구현되어 있다고 덧붙였다.