램버스(Rambus)는 2월 11일, 서울 삼성동 그랜드인터컨티넨탈 호텔에서 기자간담회를 열고, 자사의 새로운 메모리 시그널링 기술 혁신을 발표했다. 이 자리에서 소개된 기술은 SoC-메모리 인터페이스에 대한 차동 시그널링을 20Gbps까지 끌어올리는 기술과, 메모리 아키텍처를 싱글-엔디드에서 차동 시그널링으로 원활히 전환해 주는 기술이다.

이 자리에서 소개된 램버스 테라바이트 대역폭 이니셔티브(TBI : Terabyte Bandwidth Initiative)의 기술 혁신은 GDDR5나 DDR3 등의 싱글-엔디드 메모리 아키텍처에 높은 전력 효율 및 호환성을 구현할 수 있도록 했다. 램버스는 40nm 공정 기술에 기반한 테스트 디바이스에서 20Gbps 작동 시 Gbps당 6mW 수준의 전력 효율을 달성했다.

또한 램버스는 SoC 메모리 인터페이스 PHY인 플렉스모드(FlexMode) 인터페이스 기술을 통해 핀 추가 없이 단일 SoC 패키지에서 차동 시그널링과 싱글 엔디드 시그널링을 모두 지원한다. 이 기술은 별도의 핀 추가 없이 데이터 또는 명령, 주소에 사용되는 핀의 할당을 프로그래밍 방식으로 할당할 수 있게 해 준다.

▲ 램버스 테크니컬 디렉터 스티븐 우

램버스의 메모리 시그널링 기술 혁신에 대한 자세한 소개는 램버스 전략개발 그룹의 테크니컬 디렉터 스티븐 우(Steven Woo)가 진행했다. 그는 현재 시장 상황에 대해, 프로세서의 성능이 개선되고 많은 기능이 탑재되면서 메모리 성능에 대한 요구도 점점 커지고 있다고 소개했으며, 특히 대역폭 부분에서 많은 요구가 있다고 덧붙였다.

또한 전력 소비와 발열 부분에 대한 문제도 해결할 필요가 있다고 소개했다. 성능이 높아지면서 디바이스들의 전력 소비 문제와 이에 따른 발열 문제는 점점 심각해져 왔으며, 이제는 물리적인 한계에 이르게 되었다는 것이다. 이런 문제를 해결하기 위해서는 최소한 전력 소비를 유지한 상태로 성능을 향상시키는, 효율을 개선할 필요가 있다고 강조했다.

디자인 측면에서의 문제도 있다. 데이터 전송 대역폭을 높이는 가장 편리한 방법은 핀 수를 늘리는 것인데, 이 또한 한계에 가까워지고 있다. 또한 공정이 미세화될수록 칩의 디자인 비용은 커지고, 시장에 나오는 디자인의 수는 점점 줄고 있는데, 이는 칩 제조사들이 같은 디자인으로 여러 세그먼트를 대응하고자 하기 때문이며, 세그먼트에 따른 차별화를 위한 다양한 유형의 메모리를 지원할 필요도 생기고 있다.

이런 추세가 가장 잘 드러나는 곳으로는 그래픽 프로세서 시장이 꼽혔다. 현재도 이 시장은단일 실리콘 디자인을 가지고 메모리 종류의 변경을 통해 다양한 시장에 대응하고 있다. 또한 앞으로 그래픽 기능의 프로세서들은 복수 세그먼트에 대응하기 위해 여러 메모리를 지원할 것이며, 이를 지원하기 위한 새로운 메모리 인터페이스가 필요할 것이라 소개했다.

▲ 당면 과제를 해결하기 위한 램버스의 해답 ‘TBI’

이런 당면 과제를 해결하기 위해 램버스는 2007년 11월 ‘테라바이트 대역폭 이니셔티브(TBI)’를 출범시킨 바 있다. 램버스가 이번에 소개한 TBI의 변화는 메모리 인터페이스의 속도 향상과 함께 메모리 아키텍처를 싱글-엔디드에서 차동 시그널링으로 원활히 전환할 수 있게 해 주는 기술이다.

대역폭 부분에서, 램버스는 차동 시그널링에서 20Gbps, 싱글-엔디드 시그널링에서 최대 12.8Gbps의 대역폭을 구현했다. 또한 20Gbps 차동 시그널링 동작 상황에서 전력 소비 또한 Gbps당 6mW 정도로 개선된 효율을 보여 준다. 이 실리콘은 TSMC의 40G 공정을 전제로 디자인되어 있다.

이 기술에 포함되는 램버스의 완전 차동 메모리 아키텍처(FDMA : Fully Differential Memory Architecture)는 20Gbps의 시그널링 레이트를 가능하게 하며, 높은 에너지 효율이 특징이다. 또한 32X 데이터 속도는 한 레퍼런스 클럭에 32개의 데이터 비트를 전송하게 하며, 625Mhz 클럭에서 20Gbps의 데이터 속도를 구현한다.

▲ 같은 실리콘으로 다양한 메모리 형태를 지원한다.

비즈니스적인 과제로 소개되었던 ‘다양한 메모리 타입에 대한 대응’을 위해 램버스는 2세대 TBI 실리콘에서 세 가지 종류의 메모리에 대응하도록 설계했다. 현재의 데모 보드에서는 20Gbps까지의 차동 시그널링 혹은 12.8Gbps 싱글-엔디드 TBI 메모리, 6.4Gbps까지의 GDDR5, 2.4Gbps까지의 DDR3를 같은 실리콘에서 대응이 가능하도록 하고 있다.

이런 특징은 이를 사용하는 솔루션들에 더 넓은 선택권을 제공한다. 하나의 실리콘을 가지고 각 세그먼트에 적당한 메모리를 조합해 다양한 형태로 제품화가 가능해지기 때문이다. 램버스는 자사의 기술이 가지는 이러한 특징이 대량 생산을 통한 비용 절감에 유리하게 작용할 수 있다고 소개했다.

2세대 TBI 실리콘이 지원하는 메모리 속도 또한 높은 편이며, 신호 특성도 우수하다. 현재 GDDR5나 DDR3 메모리에서 지원되는 수준은 현재 상용화된 수준 이상을 보여 주고 있는데, 이는 향후 제품들의 성능 개선 로드맵을 기준으로 했기 때문이다. 물론 이보다 더 고성능 메모리 시스템이 필요하다면 차동 시그널링 구성을 사용해 고성능을 구현할 수 있다.

▲ 효율적인 멀티 메모리 타입 대응 기술 ‘플렉스노드 인터페이스’

또한 흥미로운 기술로는 ‘플렉스노드 인터페이스’ 가 소개되었다. 이 기술은 여러 형태의 메모리를 지원하는 PHY에서 사용하는 핀의 수를 최적화하기 위한 방법으로, 최소한의 핀 수를 통해 여러 가지의 메모리를 지원할 수 있도록 하기 위한 기술이다. 이를 통해 별도의 핀 추가 없이 차동 메모리 인터페이스와 싱글-엔디드 메모리 인터페이스를 모두 지원해 낼 수 있다.

플렉스노드 인터페이스의 기본 컨셉은 핀의 역할을 프로그래밍 방식으로 할당하는 것이다. 기존의 컨트롤러들은 각 인터페이스의 부분별로 필요한 최대치의 핀을 확보해야 했기 때문에 사용하지 않는 핀이 있었고, 비효율성이 존재했다. 하지만 플렉스노드 인터페이스는 사용하는 메모리에 따라 일부 핀의 역할을 프로그래밍 방식으로 지정할 수 있게 해 준다.

기존의 컨트롤러는 79핀의 DDR3와 78핀의 XDR2를 동시에 지원하기 위해서는 95개의 핀이 필요했다. 하지만 플렉스노드 인터페이스 기술을 사용하면 일부 핀의 역할을 바꿀 수 있어 최소 핀 수인 79개로 두 가지 메모리 모두를 사용할 수 있다. 이를 통해 추가적인 핀 수 증가 없이 시장의 움직임에 빠르게 대응할 수 있게 된다고 소개되었다.

▲ 변화의 과도기에 효율적인 대응을 위한 TBI 기술이 업계의 이목을 집중시키고 있다.