»Ë»Ñ Á¤º¸

[ÃëÀç] ¸Å½º¿÷½º MATLAB EXPO 2012 ±âÀÚ°£´ãȸ

¸Å½º¿÷½º´Â 6¿ù 20ÀÏ »ï¼ºµ¿ ÄÚ¿¢½º ÀÎÅÍÄÁƼ³ÙŻȣÅÚ¿¡¼­ °³ÃÖµÈ ¸Å½º¿÷½ºÀÇ Á¾ÇÕ ±â¼ú ÄÁÆÛ·±½ºÀÎ 'MATLAB EXPO 2012'¸¦ °³ÃÖÇÏ°í, À̸¦ ±â³äÇÏ´Â ±âÀÚ°£´ãȸ¸¦ °°Àº È£ÅÚ¿¡¼­ ¿­¾ú´Ù.

À̹ø Çà»ç¸¦ ÅëÇØ, MATLAB¿¡¼­ ÀÚµ¿À¸·Î HDL Äڵ带 »ý¼ºÇØ ¿£Áö´Ï¾î°¡ FPGA¿Í ASIC ¼³°è¸¦ ¼Õ½±°Ô ±¸ÇöÇÒ ¼ö ÀÖµµ·Ï Áö¿øÇÏ´Â »õ·Î¿î ¹öÀüÀÇ HDL Coder°¡ ¹ßÇ¥µÇ¾ú´Ù. ¶ÇÇÑ FPGA¿Í ASIC ¼³°è Å×½ºÆ®¸¦ À§ÇÑ FPGA hardware-in-the-loopÀ» Æ÷ÇÔÇÏ´Â HDL Verifierµµ ÇÔ²² ¹ßÇ¥µÇ¾ú´Ù.


¡ã MATLAB EXPO 2012 ±âÁ¶¿¬¼³À» ¸Ã±âµµ ÇÑ Æú ¹ö³ªµå µð·ºÅÍ°¡ ±âÀÚµéÀ» ¸ÂÀÌÇß´Ù.


¡ã ¸Å½º¿÷½º´Â ½ÅÁ¦Ç°µéÀ» ÅëÇØ 'ŸÀÓ-Åõ-¸¶ÄÏ'ÀÌ ¿ëÀÌÇÑ ¼³°è ȯ°æÀ» ´õ¿í °íµµÈ­½ÃÄ×´Ù.

À̹ø¿¡ ¹ßÇ¥µÈ µÎ Á¦Ç°À» ÅëÇØ ¸Å½º¿÷½º´Â MATLAB°ú Simulink¿¡¼­ µ¿½Ã¿¡ HDL ÄÚµå »ý¼º°ú °ËÁõÀ» Áö¿øÇÑ´Ù. À̸¦ ¹ÙÅÁÀ¸·Î, MATLAB ÇÔ¼ö¿Í Simulink ¸ðµ¨·ÎºÎÅÍ À̽İú ÇÕ¼ºÀÌ °¡´ÉÇÑ VHDL ¹× Verilog Äڵ带 HDL Coder¿¡¼­ »ý¼ºÇØ FPGA ÇÁ·Î±×·¡¹ÖÀ̳ª ASIC ÇÁ·ÎÅäŸÀÔÈ­ ¹× ¼³°è¿¡ »ç¿ëÇÒ ¼ö ÀÖ´Ù.

ÀÌÁ¦ ¿£Áö´Ï¾î¸µ ÆÀÀº Çϵå¿þ¾î ±¸ÇöÀ» À§ÇÑ ÃÖÀûÀÇ ¾Ë°í¸®ÁòÀ» Áï½Ã ÆľÇÇÒ ¼ö ÀÖ´Ù. ¶ÇÇÑ Simulink ¸ðµ¨°ú »ý¼ºµÈ HDL ÄÚµå »çÀÌ¿¡ ÃßÀûÀÌ °¡´ÉÇØ DO-254 ¹× ±âŸ Ç¥ÁØÀ» ÁؼöÇÏ´Â °íÁýÀû ÀÀ¿ë ÇÁ·Î±×·¥ÀÇ °³¹ßÀ» Áö¿øÇÒ ¼ö ÀÖ´Ù.

ÇÔ²² ¹ßÇ¥µÈ HDL Verifier´Â ¾ËÅ׶ó(Altera) ¹× ÀÚÀϸµ½º FPGA º¸µå¸¦ À§ÇÑ FPGA hardware-in-the-loop °ËÁõÀ» Áö¿øÇÑ´Ù. HDL Verifier´Â MATLAB°ú Simulink¸¦ ÄÉÀÌ´ø½º(Cadence) ÀλçÀ̽úê(Incisive), ¸àÅä±×·¡ÇȽº(Mentor Graphics)ÀÇ ¸ðµ¨½É(ModelSim) ¹× Äù½ºÅ¸(Questa)ÀÇ HDL ½Ã¹Ä·¹ÀÌÅÍ¿Í ¿¬°áÇÏ´Â °øµ¿ ½Ã¹Ä·¹ÀÌ¼Ç ÀÎÅÍÆäÀ̽º¸¦ Á¦°øÇÑ´Ù. ¿£Áö´Ï¾î´Â HDL ±¸ÇöÀÌ MATLAB ¾Ë°í¸®Áò ¹× Simulink ½Ã½ºÅÛ »ç¾ç°ú ÀÏÄ¡ÇÏ´ÂÁö ºü¸£°Ô È®ÀÎÇÒ ¼ö ÀÖ´Ù.


¡ã HDL Coder´Â °³¹ß»çÀÇ 'ŸÀÓ Åõ ¸¶ÄÏ'¿¡ ¹«°Ô¸¦ µÐ´Ù.

¸ÅÆ®·¦À¸·Î ¸¸µç »ç¶÷µµ, ½Ã¹Ä¸µÅ©¿¡¼­ ¼³°èÇÑ »ç¶÷µµ, ¸ðµÎ HDL ÄÚµå »ý¼ºÀÌ °¡´ÉÇØÁ³´Ù. ÀÌ¿¡ µû¸¥ °¡Àå Å« ÀåÁ¡Àº Ç÷ÎÆà Æ÷ÀÎÆ® ¿¬»êÀÚ¿Í °ü·ÃÇØ, 17ºñÆ®ÀÎÁö 32ºñÆ®ÀÎÁö ÀÚµ¿ÀûÀ¸·Î ¾Ë·ÁÁÖ´Â ±â´ÉÀÌ »ý±ä °ÍÀÌ´Ù.

FPGA´Â ±âº» ¸®¼Ò½º°¡ Á¸ÀçÇϴµ¥, À̸¦ Àß È°¿ëÇØ¾ß ·ÎÁ÷ ÃÖÀûÈ­°¡ ¿ëÀÌÇÏ´Ù. ÀÌ ºÎºÐ°ú °ü·ÃÇØ ÀûÁ¤ ·ÎÁ÷ ¼ö¸¦ ¾Ë·ÁÁÖ´Â ±â´Éµµ Á¸ÀçÇÑ´Ù. ¶ÇÇÑ ¸ðµ¨À» ¼³°èÇßÀ» ¶§, À̸¦ HDL¿¡ µé¾î°¡¼­ Æ®·£½º ºôÆ®Çϵµ·Ï Áö¿øÇØ ÁØ´Ù. µð¹ö±ëÀ» Çϱâ ÆíÇÏ°í, C ·©±ÍÁö¿Í ¾î¼Àºí·¯ ±³Â÷ÇÒ ¶§¿Í °°Àº ȯ°æµµ Á¦°øµÈ´Ù. ´Ù¸¥ Åø°ú ¿¬µ¿ÇÒ ¼ö ÀÖ´Â ±â´Éµµ ÀåÁ¡À¸·Î Á¸ÀçÇÑ´Ù.

½Ç»ç¿ë ȯ°æÀ» º¸¸é, HDL ÄÚµå »ý¼º±â¸¦ ¿­¸é À©µµ¿ì âÀÌ ¿­¸®´Â °ÍºÎÅÍ ½ÃÀ۵ȴÙ. ±âº»ÀûÀ¸·Î Ç÷ÎÆà Æ÷ÀÎÆ®¸¦ ÇȽºµå Æ÷ÀÎÆ®·Î ÀÚµ¿ ÀüȯÇØ ÁØ´Ù. üũ Æ÷ÀÎÆ®µµ ÁöÁ¤ÇØ ÁÖ¸ç, °ËÁõµµ±¸µµ ÀÚüÀûÀ¸·Î ³»ÀåµÇ¾î ÀÖ´Ù. ÄÚµå Á¦³Ê·¹À̼ǿ¡ °¡½Ã¼ºÀ» Á¦°øÇÏ´Â ¼ÀÀÌ´Ù.

FPGAÀÇ °ÔÀÌÆ®¸¦ Àß »ç¿ëÇÒ ¼ö ÀÖµµ·Ï ·¥ »çÀÌÁ Å×À̺í ÇöȲ µîÀ» üũÇؼ­ ÃÖÀû ¼öÄ¡¸¦ Á¦¾ÈÇØ ÁØ´Ù. HDLÀº C ÄÚµå¿Í À¯»çÇÑ Ãø¸éÀÌ Àִµ¥, ÀÌ ºÎºÐ°ú °ü·ÃÇØ ´Ù¸¥ ÀÚÀϸµ½º ÅøÀ» ¾´´Ù¸é À̸¦ ±³Â÷ÇØ °ËÁõÇÏ´Â °Íµµ µÈ´Ù. ÇϳªÀÇ À©µµ¿ì·Î °ËÁõ±îÁö ´Ù ÇÑ´Ù´Â Á¡ÀÌ ÁÖµÈ ÀåÁ¡ÀÎ ¼ÀÀÌ´Ù.


¡ã HDL Verifier´Â °³¹ß»çÀÇ ºñ¿ëÀý°¨¿¡ Æ÷Ä¿½º¸¦ ¸ÂÃá °ÍÀÌ´Ù.

HDL Verifier´Â Ŭ¸¯ Çϳª·Î Äڵ带 »ý¼º½ÃÅ°°Ô µµ¿ÍÁÖ´Â ¿ªÇÒÀ» ÇÑ´Ù. °Ô´Ù°¡ Å×½ºÆ®µµ ¿ëÀÌÇÏ´Ù. ¶ÇÇÑ Å¸°Ù¿¡ ¿Ã·Á¼­ ½ÇÇàÇØ º¼ ¼ö ÀÖµµ·Ï ÇØÁÖ´Â ±â´Éµµ ÁÖ¿ä ±â´ÉÀ¸·Î Á¸ÀçÇÑ´Ù. ÀÌ°Ô Áß¿äÇÑ ÀÌÀ¯´Â ÀÌ·¸´Ù. ½Ç FPGA´Â °ÔÀÌÆ®°¡ ÀÖ´Ù¸é µô·¹ÀÌ°¡ Á¸ÀçÇϴµ¥, °ÔÀÌÆ®¸¦ °ÅÄ¡¸é¼­ ŸÀÌ¹Ö ¸¶ÁøÀÌ ¹ß»ýÇÑ´Ù. ÀÌ·Î ÀÎÇØ ¸¸µç ¾Ë°í¸®ÁòÀ» ½Ç°ËÁõ ÇغÁ¾ß µÇ´Âµ¥, ¿©±â¿¡ ±â¿©ÇÏ´Â ¹Ù°¡ ÀÖ´Ù.

ÀÌ·¸°Ô µÊÀ¸·Î½á, µÎ °¡Áö ÀåÁ¡ÀÌ ºÎ°¢µÈ´Ù. Áö¿øÇϴ ƯÁ¤ º¸µåµéÀ» ÁöÁ¤Çϸé Ä¿¹Â´ÏÄÉÀÌ¼Ç Æнº°¡ ¼³Á¤µÇ°í, ¸¸µç ¸ðµ¨ÀÌ ÀÖ´Ù¸é ǻ¡ÀÌ µÈ´Ù. ÀÏ·Ê·Î µ¡¼À µîÀ» ¹Ù·Î Å×½ºÆ®Çغ¼ ¼ö ÀÖ´Ù. ¿©±â¿¡¼­ ½Ã¹Ä·¹À̼ÇÇÑ °Í°ú ¸®¾ó¸®Æ¼¸¦ ¸ÂÃç È®ÀÎÇØ º¼ ¼ö ÀÖ°Ô µÈ ¼ÀÀÌ´Ù. ½ÇÁ¦ »óȲ¿¡ ¹®Á¦ ¾øÀ½À» °ËÁõÇÏ´Â °Íµµ ºü¸£°Ô µÈ´Ù.

¶Ç Çϳª ÀåÁ¡Àº ¾÷¹« ÆíÀǼº Ãø¸éÀÌ´Ù. ¸ðµ¨À» ¾²Áö ¾Ê´Â Çϵå¿þ¾î ¿£Áö´Ï¾îµéÀÌ ¼öÀÛ¾÷À¸·Î ÆÐÅÏÀ» ¸¸µé¾î ³»´Âµ¥, ÀÚµ¿È­µÈ ü°è·Î Å×½ºÆ® ÆÐÅÏ È®ÀÎÀÌ °¡´ÉÇØÁ³´Ù. FPGA »ó¿¡¼­ Å×½ºÆ®ÇÏÀÚ¸é ÇϳªÇϳª ÆÐÅÏÀ» ¸¸µå´À·ª ¼öÀÛ¾÷ÀÌ ¸¹ÀÌ µé¾î°¡´Âµ¥ ÀÌ ºÎºÐ À̽´°¡ ÇØ¼ÒµÈ °ÍÀÌ´Ù.

ÀÌó·³ ¼öÀÛ¾÷ÀÌ °ú°Å ÀÖ¾ú¾îµµ FPGA¸¦ ¾²´Â ÀÌÀ¯´Â ±× ÀÚü°¡ Çϵå¿þ¾î ±â¹ÝÀ¸·Î °í¼ÓÀ̱⠶§¹®ÀÌ´Ù. (ÁÖ: DSP ´Â Àú¼ÓÀÏ ¶§ ¾²ÀδÙ) FPGA´Â Çϵå¿þ¾î ÆÛÆ÷¸Õ½º¸¦ µ¿¿øÇØ ºü¸£¸é ¼ö¹é ¹è±îÁö DSP¿¡ ´ëºñÇØ ºü¸£´Ù. ÀÏ·Ê·Î Ç×°ø¹æ¾î ºÐ¾ß¿¡¼­´Â À̹ÌÁö üũ ºÎºÐ¿¡¼­ ¸¹ÀÌ ¾²ÀÌ°í ÀÖÀ¸¸ç, 4G LTE À̵¿Åë½Å¿¡¼­´Â ij¸®¾î ¼Óµµ°¡ »¡¶óÁö¸é¼­ ¾ÖÇø®ÄÉÀ̼ǰú µ¥ÀÌÅÍ Ã³¸®µµ °°ÀÌ »¡¶óÁ®¾ß µÇ´Âµ¥ Ãæ´çµÈ´Ù. ÀÚµ¿Â÷¿¡¼­µµ ÀÎÆ÷Å×ÀθÕÆ®¿Í ¸Â¹°¸®¸é¼­ FPGA ±â¹Ý ¸ðµâÀÇ ¼ö¿ä°¡ Ä¿Áö°í ÀÖ´Ù.


¡ã Á¡Á¡ ´õ ŸÀÌÆ®ÇØÁö´Â °³¹ßȯ°æÀÇ ¿ä±¸¸¦ ÃæÁ·½ÃÅ°´Â ¼Ö·ç¼ÇµéÀ» ¸Å½º¿÷½º°¡ ¼±º¸¿´´Ù.

ÇÑÆí, ¿À´Ã °³ÃÖµÈ MATLAB EXPO 2012¿¡¼­´Â ¸Å½º¿÷½º º»»ç ÇÁ·Î´öÆ® ¸¶ÄÉÆà µð·ºÅÍÀÎ Æú ¹ö³ªµå(Paul Barnard)°¡ ±âÁ¶ ¿¬¼³ÀÚ·Î ³ª¼­ ¡®Getting to Smart¡¯¸¦ ÁÖÁ¦·Î ¹ßÇ¥ÇßÀ¸¸ç, °í·Á´ëÇб³ ÃÖÁø¿µ ±³¼ö°¡ 'À¶ÇÕ¼ÒÇÁÆ®¿þ¾îÀÇ »õ·Î¿î ±âȸ'¿¡ ´ëÇÑ ÃÊû±âÁ¶¿¬¼³À» ÁøÇàÇß´Ù.

ÀÌ¿Ü¿¡µµ Å×Å©´ÏÄà ÄÄÇ»ÆÃ(Technical Computing), ¼³°è ¹× ½Ã¹Ä·¹À̼Ç(Design & Simulation), ±¸Çö ¹× °ËÁõ(Implementation & Verification), ¸Å½º¿÷½º µ¥¸ð ¹× ÆÄÆ®³Ê ¹ßÇ¥ ¼¼¼Ç µî ÃÑ 5°³ Æ®·¢À» ÅëÇØ MATLABÀ¸·ÎºÎÅÍ C/HDL ÀÚµ¿ ÄÚµå »ý¼º, Simulink¿¡¼­ÀÇ ÆÀ ´ÜÀ§Çù¾÷, MATLABÀÇ Computer Vision ¾ÖÇø®ÄÉÀÌ¼Ç °³¹ß ȯ°æ ¹× Speeding Up ¼Ö·ç¼Ç, DO-178C/ISO 26262µî »ê¾÷ Ç¥ÁØÀ» À§ÇÑ ÄÚµå »ý¼º ¹× °ËÁõ, MATLABÀ» ÀÌ¿ëÇÑ °èÃø±â Á¦¾î ¹× µ¥ÀÌÅÍ ¼öÁý ºÐ¼® µî 20¿© °³ ÀÌ»óÀÇ ´Ù¾çÇÏ°í ÅëÂû·Â ÀÖ´Â ±â¼ú ¼¼¼ÇµéÀÌ Á¦°øµÇ¾ú´Ù.

¶ÇÇÑ ´Ù¾çÇÑ °í°´ »ç·Ê ¹× ÆÄÆ®³Ê»çÀÇ °ü·Ã ¼Ö·ç¼Ç Àü½Ã, ¸Å½º¿÷½º Àü¹®°¡ ¹× °ü·Ã ¾÷°è ¿£Áö´Ï¾îµé°úÀÇ ³×Æ®¿öÅ·À» ÅëÇØ ½Ç¹« Á¤º¸¸¦ ³ª´©´Â ÀÇ¹Ì ÀÖ´Â ÀÚ¸®·Î ÁøÇàµÇ¾î Âü¼®ÀÚÀÇ ¸¹Àº È£ÀÀÀ» ¹Þ¾Ò´Ù.

¿ø¹®º¸±â ´ñ±Ûº¸±â ¢Æ Copyright ¨Ï Acrofan All Right Reserved

0
ÃßõÇϱ⠴ٸ¥ÀÇ°ß 0
|
°øÀ¯¹öÆ°
  • ¾Ë¸² ¿å¼³, »óó ÁÙ ¼ö ÀÖ´Â ¾ÇÇÃÀº »ï°¡ÁÖ¼¼¿ä.
©¹æ »çÁø  
¡â ÀÌÀü±Û¡ä ´ÙÀ½±Û